Stuart Sutherland is auteur, bekend van Irrationaliteit (2010), RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design (2017) en Irrationality (1994).
Algemene informatie
-
Naam:Stuart Sutherland
