Stuart Sutherland is auteur, bekend van Irrationaliteit (2010), Irrationality (1994) en RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design (2017).
Algemene informatie
-
Naam:Stuart Sutherland
